博客

这次终于明白单面、双面、多层板了!

发表于:04/01/2020 , 关键词: PCB, PCB电路板
经常有网友咨询什么是单层板?双面板?多层板? 那么今天就给大家科普一下PCB相关的基础,帮助大家指点迷津,请往下看。 一、单面板(Single-Sided Boards) 我们刚刚提到过,在最基本的PCB上,零件集中在其中一面,导线则集中在另一面上。因为导线只出现在其中一面,所以我们就称这种PCB叫作单面板(Single-sided)。因为单面板在设计线路上有许多严格的限制(因为只有一面,... 阅读详情

PCB设计中,一些特殊器件的布局要求,你想知道吗?

发表于:03/27/2020 , 关键词: PCB设计
PCB器件布局不是一件随心所欲的事,它有一定的规则需要大家遵守。除了通用要求外,一些特殊的器件也会有不同的布局要求。 压接器件的布局要求 1)弯/公、弯/母压接器件面的周围3mm不得有高于3mm的元器件,周围1.5mm不得有任何焊接器件;在压接器件的反面距离压接器件的插针孔中心2.5mm范围内不得有任何元器件。 2)直/公、直/母压接器件周围1mm不得有任何元器件;对直/公、直/... 阅读详情

DC/DC转换器的散热、EMI、封装应该如何平衡?

发表于:03/26/2020 , 关键词: DC/DC转换器, EMI, 封装
在当今这个竞争激烈的时代,产品设计人员面临的挑战是:不仅要紧跟同行步伐,而且要保持领先群雄的地位。这就对那些欲借助差异化产品进行创新的系统设计人员提出了更高的要求。 创新的一种重要方法是使用高密度设计。为推出占位面积更小的解决方案,电源系统设计人员现在正集中研究功率密度(一个功率转换器电路每单位面积或体积的输出功率)的问题。 高密度直流/直流(dcdc)转换器印刷电路板(pcb)... 阅读详情

【干货】关于小间距QFN封装PCB设计的串扰抑制分析

发表于:03/26/2020 , 关键词: PCB设计, 串扰
随着电路设计高速高密的发展趋势,QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题,为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析,为此类设计提供参考。 问题分析 在PCB设计中,... 阅读详情

EMC电磁兼容的共模干扰与差模干扰是什么,又该如何抑制呢?

发表于:03/23/2020 , 关键词: EMC, 电磁兼容, 共模干扰, 差模干扰
一、什么是共模与差模 电器设备的电源线,电话等的通信线,与其它设备或外围设备相互交换的通讯线路,至少有两根导线,这两根导线作为往返线路输送电力或信号,在这两根导线之外通常还有第三导体,这就是"地线"。 电压和电流的变化通过导线传输时有两种形态,一种是两根导线分别做为往返线路传输,我们称之为"差模";另一种是两根导线做去路,地线做返回传输,我们称之为"共模"。 如上图,... 阅读详情

STM32延时函数的四种方法:普通延时(2种)、SysTick 定时器延时(2种)

发表于:03/20/2020 , 关键词: STM32
单片机编程过程中经常用到延时函数,最常用的莫过于微秒级延时delay_us( )和毫秒级delay_ms( )。 1.普通延时法 (1)普通延时法1 这个比较简单,让单片机做一些无关紧要的工作来打发时间,经常用循环来实现,不过要做的比较精准还是要下一番功夫。下面的代码是在网上搜到的,经测试延时比较精准。 (2)普通延时法2 2.SysTick 定时器延时

连载三:再读串扰--高级篇

发表于:03/20/2020 , 关键词: 串扰
关于串扰,之前发布过两篇文章,但都浅尝辄止,本文试图从串扰的根本原理出发,重新探讨串扰话题,为高级篇。 提到串扰,对于大多数信号完整性工程师来说,首先想到的应该就是图1所示的典型的串扰原理图和图2所示的典型的串扰波形。

PCB板中静电放电的设计与解决方法

发表于:03/19/2020 , 关键词: PCB, 静电放电
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 在PCB板的设计当中,可以通过分层、... 阅读详情

连载二:串扰仿真

发表于:03/19/2020 , 关键词: 串扰, 仿真
为了更好的理解和解释串扰的各种概念,今天尝试对串扰进行仿真,选择最简单易用的HyperLynx进行一系列的串扰仿真。 1、微带线串扰仿真 1)仿真模型 在HyperLynx中搭建如下电路,U1为驱动端,电路模型为CMOS, 3.3V, 上升沿驱动,U2为接收模式。 在HyperLynx中通过对叠层进行设置,设置传输线为微带线,传输线线宽为9 mil, 线间距为8 mil,... 阅读详情

【好详细】理解MOSFET的每个特性参数的分析!

发表于:03/19/2020 , 关键词: MOSFET
1.绝对最大额定值

连载一:关于串扰,你想了解的都在这儿了~

发表于:03/18/2020 , 关键词: 串扰
1、串扰的概念 串扰是信号完整性中最基本的现象之一,尤其现在大多数电子产品越来越小,PCB板上走线密度越来越大,信号速率越来越高,串扰问题也越来越困扰SI工程师。 到底什么是串扰呢,我们从最直观的一个波形开始,看一看串扰到底会引起什么问题,下图黄色圈内的波形即为受到串扰影响的信号,在信号高电平或低电平产生毛刺,从而影响系统稳定性。 我们知道,当信号沿传输线传播时,... 阅读详情

这样讲硬件设计,大家都懂了~

发表于:03/17/2020 , 关键词: 硬件设计
本文主要针对那些刚开始或准备开始搞设计硬件电路的工程师,高级别的硬件工程师看这篇文章就没必要了。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性,EMI,PS设计准会把你搞晕。别急,一切要慢慢来。 1)总体思路。设计硬件电路,大的框架和架构要搞清楚,但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好,自己只是把思路具体实现;但也有些要自己设计框架的,... 阅读详情

什么是端接与拓扑?这次说清楚了......

发表于:03/17/2020 , 关键词: 端接, 拓扑
端接目的与种类 在高速数字系统中,传输线上阻抗不匹配会引起信号反射,减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行阻抗匹配,从而使源反射系数或负载反射系数为零。 传输线的端接通常采用两种策略: 1)使负载阻抗与传输线阻抗匹配,即终端端接; 2)使源阻抗与传输线阻抗匹配,即源端端接。 端接策略选择 如果负载反射系数或源反射系数二者任一为零,反射将被消除。从系统设计的角度,... 阅读详情

科学绕等长系列终篇:等长规则神圣不可侵犯?

发表于:03/16/2020 , 关键词: 等长
为什么要绕等长?”这个问题在科学绕等长的第一篇文章中就已经介绍了,等长不是目的,等延时才是目的。我们之所以看见各种规则上描述的是等长5mil,或是50mil之类的条件,只是为了方便我们去理解和实际应用。 以我们最常见的DDR为例,通常大家在网上找到的各种规范中都要求数据信号控制组内5mil的误差。看过前面文章的同学应该都知道,这点等长的裕量和绕线方式、传播速度差异这些相比不值一提。... 阅读详情

如何科学绕等长(三)

发表于:03/13/2020 , 关键词: 等长
在上篇文章介绍信号在不同层传播速度时,我们设定了一个限制条件。那就是在阻抗50Ω的情况下计算传播速度: 难道阻抗还会对信号速度产生影响? 没错,阻抗确实会对速度造成影响。 得出这个结论很简单,使用SI9000就可以验证。当阻抗控制分别为30、50、70的时候分别求解传输速度:
北京赛车微信二维码进群玩 安徽快3 秒速时时彩开奖 安徽快3 北京赛车微信二维码进群玩 秒速时时彩 秒速时时彩 手机网投官网 北京赛车论坛 安徽快3